RTScale 控制延迟分析 教程

RCP控制延迟

在电力电子系统的控制中，控制器本身的延迟对于闭环系统的稳定性非常关键。合理设置RTScale的模型参数才能最大限度降低延迟，从而实现更好的闭环控制性能。 为了实现最好的延迟性能，推荐将system模块中Tick Trigger设置为pwm interrupt模式，并且使用Series mode模式，如下图所示。

需要注意的是，在此模式下，需要设置模型步长等于PWM周期，模型步长设置位置如下所示

此时RTScale系统的时序如下图所示

adc trig option设置为CNT is zero，因此将在PWM模块计数器过零点触发adc采样。当adc采样结束，将触发CPU计算。模型计算时间取决于模型本身运算量的大小，通常为几个us。CPU环路计算结束后将更新PWM模块的占空比数据，此时控制延迟<1拍。如果PWM模块设置了立即装载模式(instant mode)，占空比将立即生效，如果设置了影子装载模式（Shadow mode），将在下一个计数器过零点生效，即上图所示的时序，此时控制延迟等于1拍。如下图所示为PWM的影子/立即模式设置位置。

此外，Tick Trigger也可设置为CPU Timer或者FPGA Timer，但此时CPU模型计算与PWM为异步关系，通常用于不需要PWM同步的应用场景，比如纯HIL仿真。

HIL模型延迟

当RTScale中同时运行HIL和RCP模型时，RCP模型运行在CPU上，步长为2us~100us，HIL模型运行在FPGA上，步长为几十ns到几百ns。由于二者步长不一致，因此二者之间数据的触发同步机制非常关键。为了解决这一问题，RTScale使用了PWM产生的触发信号（这一信号与RCP模式中adc触发信号为同一信号）作为CPU读取FPGA数据的触发信号。因此，当adc触发信号来的时候，将会把当前模型解算的结果保存到内部寄存器中，等待CPU读取。此时CPU采样到的数据即为开关纹波的中心点。因此，通过这样的触发机制，可以完美模拟实际闭环控制系统采样点的响应特性。此时理论上采样结果讲没有延迟。如果需要模拟延迟特性，可以手动将模型输出结果加上一个delay来实现。

由于这一模式下使用pwm触发，因此需要设置system模块中Tick Trigger为PWM interrupt，并且由于此信号adc触发信号共享，因此需要在system模块中设置adc的触发源为需要的PWM模块，并且设置正确的触发点（过零点、周期点或者都触发）